---

Hej!

Jeg er endt i en diskussion som går på CPU'er.

En person mener, at hhv. Celeron og Duron cpu'er er hhv. P2/3/4 og TBird/XP
processorer som er blevet kasseret i 1. omgang.
Altså skulle Celeron og Duron være 2. klasses cpu'er.

Det mener jeg ikke.

Mit første argument er, at L2 cachen jo er forskellig, f. eks. er den mindre
på ihvert fald Celeron.
Derud over mener jeg at f. eks. Celeron var/er særdeles OC venlige, hvilket
jo kunne tyde på at det var nogle gode cpu'er?!?

Nå, men hvis der er nogen der ved noget ser jeg frem til et evt.
dokumenteret svar.

Mvh
Michael

---

> En person mener, at hhv. Celeron og Duron cpu'er er hhv. P2/3/4 og TBird/XP
> processorer som er blevet kasseret i 1. omgang.
> Altså skulle Celeron og Duron være 2. klasses cpu'er.
Næppe.

> Mit første argument er, at L2 cachen jo er forskellig, f. eks. er den mindre
> på ihvert fald Celeron.
Jeps.

> Derud over mener jeg at f. eks. Celeron var/er særdeles OC venlige, hvilket
> jo kunne tyde på at det var nogle gode cpu'er?!?
Jeg husker specielt Celeron300A - Den kørte i årevis 450...

> Nå, men hvis der er nogen der ved noget ser jeg frem til et evt.
> dokumenteret svar.
Det må andre komme med :)

---

Så vidt jeg ved, er celeron og duron discount cpu'er der ikke yder så meget
"Nicolai" <nifonewsFJERNDETTE@tiscali.dk> skrev i en meddelelse
news:mJv%9.52016$Hl6.6590104@news010.worldonline.dk...
> > En person mener, at hhv. Celeron og Duron cpu'er er hhv. P2/3/4 og
TBird/XP
> > processorer som er blevet kasseret i 1. omgang.
> > Altså skulle Celeron og Duron være 2. klasses cpu'er.
> Næppe.
>
> > Mit første argument er, at L2 cachen jo er forskellig, f. eks. er den
mindre
> > på ihvert fald Celeron.
> Jeps.
>
> > Derud over mener jeg at f. eks. Celeron var/er særdeles OC venlige,
hvilket
> > jo kunne tyde på at det var nogle gode cpu'er?!?
> Jeg husker specielt Celeron300A - Den kørte i årevis 450...
>
> > Nå, men hvis der er nogen der ved noget ser jeg frem til et evt.
> > dokumenteret svar.
> Det må andre komme med :)
>
>
>

---

"Nicolai" <nifonewsFJERNDETTE@tiscali.dk> skrev i en meddelelse
news:mJv%9.52016$Hl6.6590104@news010.worldonline.dk...
> > En person mener, at hhv. Celeron og Duron cpu'er er hhv. P2/3/4 og
TBird/XP
> > processorer som er blevet kasseret i 1. omgang.
> > Altså skulle Celeron og Duron være 2. klasses cpu'er.
> Næppe.

Enig.
Hvem ville så købe dem? Hvis de var 2. klasses, så skulle det jo betyde at
de ikke kunne behandle data ordentligt?

> > Mit første argument er, at L2 cachen jo er forskellig, f. eks. er den
mindre
> > på ihvert fald Celeron.
> Jeps.

Det er netop pointen med Duron og Celeron: Ved at formindske cachen, får man
en noget mindre processor. Når man så tænker på at de bliver produceret i
store skiver, som chipsene skæres ud af, kan man se at der bliver flere
processorer pr skive= billigere pris.
Derudover er cachen vist nok en af de dele der fejler oftere i produktionen
end resten af processoren, så også dér får man mere ud af hver skive (højere
yield)

> > Derud over mener jeg at f. eks. Celeron var/er særdeles OC venlige,
hvilket
> > jo kunne tyde på at det var nogle gode cpu'er?!?
> Jeg husker specielt Celeron300A - Den kørte i årevis 450...

Yes. Celeron var noget specielt: Den første kom uden L2 cache, og det gjorde
den så langsom, at der ingen idé var med at købe den (men den kunne snildt
overclockes).
For at rette på det, lavede de så en med on-die L2 cache, som var mindre end
den på Pentium II (som samtidig havde separat L2 cache, der kørte
langsommere), men til gengæld kørte samme FSB som processoren. Da de så
samtidig generelt kunne clockes op fra 66 MHz til 100 MHz FSB (=450 MHz),
havde man pludselig en billig processor, der i det store og hele kørte lige
så hurtigt som den meget dyrere P II 450 MHz.

Duron'en er så en reduceret Athlon, med tilsvarende reduceret cache.
Dén er så lidt bedre end Celeron'en, fordi dens L1 og L2 cache så at sige
arbejder i forlængelse af hinanden.
Det er noget med at på en Celeron kan samme data godt ligge som dubletter i
begge cacher, hvilket formindsker deres effektive størrelse, mens at Duron
sørger for at fjerne ens data, så at det der ligger i den ene cache, ikke
ligger i den anden samtidig.
Athlon fungerer i øvrigt på samme måde.

Til forklaring skal siges at L1 cache kører med samme hastighed som
processoren (derfor er den sværere at lave = dyrere), mens L2 cachen så
kører med samme FSB som processoren, dvs. 66-100-133-200-266 MHz osv.

Til sidst vil jeg da sige, at jeg har en Duron 700 MHz, der med fornøjelse
har kørt 933 MHz, og 133 MHz FSB i et par år nu

> > Nå, men hvis der er nogen der ved noget ser jeg frem til et evt.
> > dokumenteret svar.
> Det må andre komme med :)

Det har jeg så forsøgt

Venlig hilsen
Henrik

---

Et lille P.S.:

Cachen har stor betydning for ydelsen, idet den gemmer de mest brugte data i
en hurtig hukommelse, i modsætning til hvis de skulle lægges ud i RAM og
læses igen, hvilket ville tage meget længere tid.

Derfor er processorer med lille, eller ingen, cache langsommere, end
processorer med stor cache.

Det samme ses i øvrigt på harddiske, hvor man forsyner dem med større og
større cache. Før 512 KB, nu 2 MB, og allerede flere med 8 MB.

I virkeligheden kan man også betragte grafikkortenes hukommelse som cache:
Ingen er vel i tvivl om at et kort med 128 MB RAM, kan køre hurtigere/bedre
end et med 16 MB, eller for den sags skyld 8 MB.
Her vil det også være væsentlig langsommere at læse data ind i den
almindelig hukommelse, gennem AGP-porten, end at bruge RAM der sidder
direkte på kortet, og tilmed kører hurtigere.

Venlig hilsen
Henrik

---

Henrik Stavnshøj wrote:
> mens L2 cachen så
> kører med samme FSB som processoren, dvs. 66-100-133-200-266 MHz osv.

Det er efterhånden længe siden der har været lavet systemer, hvor
L2-cachen har samme clockfrekvens som FSB'en.
Praktisk taget hele Pentium-generationen var med L2-cache som kørte med
FSB'ens frekvens.

For P2's vedkommende var L2-cachen clocket til halvdelen af cpu-corens
frekvens.
De gamle Athlon'ers L2-cache kørte enten med 1/2, 1/3 eller 2/5 af coren.
Alle nyere processorers L2-cache kører med samme frekvens som coren.
Eks. Celeron/P3/P4/T-bird/Duron/XP/MP/T-bred.

---

> Praktisk taget hele Pentium-generationen var med L2-cache som kørte med
> FSB'ens frekvens.
>
> For P2's vedkommende var L2-cachen clocket til halvdelen af cpu-corens
> frekvens.
> De gamle Athlon'ers L2-cache kørte enten med 1/2, 1/3 eller 2/5 af coren.
> Alle nyere processorers L2-cache kører med samme frekvens som coren.
> Eks. Celeron/P3/P4/T-bird/Duron/XP/MP/T-bred.
>

Ja, det troede jeg jo ikke på. Jeg var sikker på at den stadig kørte med 1/2
* FSB (har ikke gået så meget op i cpu halløj her på det sidste), men sørme
om du ikke har ret Men hvad er så forskellen på L1 og L2? L1 ligger
tættere på kernen (right?) og kunne derfor i gamle dage køre hurtigere end
L2. Men hvis L2 i dag kan køre lige så hurtigt...?

mvh Frank

---

Frank K. Jensen wrote:
> Men hvad er så forskellen på L1 og L2? L1 ligger
> tættere på kernen (right?) og kunne derfor i gamle dage køre hurtigere end
> L2.

I Pentium og før var L2-cachen placeret på bundkortet, der var endda
visse bundkort hvor man kunne udvide den.
L1-cachen sidder på samme stykke silicium som coren (kaldes on-chip), og
har gjort det længere end jeg kan huske.
Måske var det anderledes i 286 og 8086, men det vil jeg overlade til
historikerne..

> Men hvis L2 i dag kan køre lige så hurtigt...?

....som coren - Det kan den.
Det gav en kæmpe performanceforskel i cpu'er da man overgik til on-chip
L2-cache.
En ven og mig lagde især mærke til hvordan introen til Heroes of
Might&Magic 3 kørte på hhv. en Celeron 300(@300) og en K6-2 300.
På Celeron'en kørte det hele fuldstændig flydende, på K6-2'eren kunne
den ikke undgå at hakke i det.
Jeg prøvede alt hvad jeg kunne for at tune K6-2'eren, men der var ikke
noget at gøre.
Da Celeron'en endda kunne clockes til 450 som de fleste af dem kunne, så
var valget ikke svært - ud til højre med K6-2'eren.

---

> > Men hvad er så forskellen på L1 og L2? L1 ligger
> > tættere på kernen (right?) og kunne derfor i gamle dage køre hurtigere
end
> > L2.
>
> I Pentium og før var L2-cachen placeret på bundkortet, der var endda
> visse bundkort hvor man kunne udvide den.
> L1-cachen sidder på samme stykke silicium som coren (kaldes on-chip), og
> har gjort det længere end jeg kan huske.
> Måske var det anderledes i 286 og 8086, men det vil jeg overlade til
> historikerne..
>
> > Men hvis L2 i dag kan køre lige så hurtigt...?
>
> ...som coren - Det kan den.
> Det gav en kæmpe performanceforskel i cpu'er da man overgik til on-chip
> L2-cache.
> En ven og mig lagde især mærke til hvordan introen til Heroes of
> Might&Magic 3 kørte på hhv. en Celeron 300(@300) og en K6-2 300.
> På Celeron'en kørte det hele fuldstændig flydende, på K6-2'eren kunne
> den ikke undgå at hakke i det.
> Jeg prøvede alt hvad jeg kunne for at tune K6-2'eren, men der var ikke
> noget at gøre.
> Da Celeron'en endda kunne clockes til 450 som de fleste af dem kunne, så
> var valget ikke svært - ud til højre med K6-2'eren.

Mit spørgsmål var: vad er så foreskellen på L1 og L2?

mvh Frank

---

Frank K. Jensen wrote:
>
> Mit spørgsmål var: vad er så foreskellen på L1 og L2?

L1-cache er normalt delt op i D-cache og I-cache (Data-cache og
Instruktions-cache).

L2-cache har ingen opdeling - den fungerer som en hurtig stump RAM, som
kan holde L1-cachen fyldt med data og instruktioner, dvs. nærmest som en
buffer.

---

> > Mit spørgsmål var: vad er så foreskellen på L1 og L2?
>
> L1-cache er normalt delt op i D-cache og I-cache (Data-cache og
> Instruktions-cache).
>
> L2-cache har ingen opdeling - den fungerer som en hurtig stump RAM, som
> kan holde L1-cachen fyldt med data og instruktioner, dvs. nærmest som en
> buffer.

MEN det jeg ikke forstår er hvorfor springer man ikke bare L1 cachen
over (eller lægger den sammen med L2) og så bare bruger *en* cache, da de jo
alligevel køre lige hurtigt?

mvh Frank

---

"Frank K. Jensen" <fkj@ifa.au.dk> wrote in message
news:b1oifd$rhq$1@news.net.uni-c.dk

>> L2-cache har ingen opdeling - den fungerer som en hurtig stump RAM,
>> som kan holde L1-cachen fyldt med data og instruktioner, dvs.
>> nærmest som en buffer.
>
> MEN det jeg ikke forstår er hvorfor springer man ikke bare L1
> cachen over (eller lægger den sammen med L2) og så bare bruger *en*
> cache, da de jo alligevel køre lige hurtigt?

Tjah... Der må jo være nogle fordele ved at have én separat cache til
instruktioner - det giver noget read-ahead i eksekveringen. Desuden _kan_
det være at L1 cachen har lavere latency?



--
/H3nrik V!

Hey - Intel made a P4 2.66 with a 166MHz FSB - and marked it as a 1.6 GHz...
;)

My opinion of dual channel DDR pretty much follows:
http://www.overclockers.com/tips00157/

---

"Frank K. Jensen" <fkj@ifa.au.dk> wrote in message
news:b1oe28$q0a$1@news.net.uni-c.dk

>>> Men hvis L2 i dag kan køre lige så hurtigt...?
>>
>> ...som coren - Det kan den.
>> Det gav en kæmpe performanceforskel i cpu'er da man overgik til
>> on-chip L2-cache.

Ja, Celeron med 128k full speed cache løb stort set lige op med PII med 512k
½-speed cache. Og da P!!! gik fra 512k ½-speed til 256k full speed skete der
ting og sager...!

>> En ven og mig lagde især mærke til hvordan introen til Heroes of
>> Might&Magic 3 kørte på hhv. en Celeron 300(@300) og en K6-2 300.
>> På Celeron'en kørte det hele fuldstændig flydende, på K6-2'eren kunne
>> den ikke undgå at hakke i det.

Skyldes nok snarere Celly'ens noget hurtigere FPU...


--
/H3nrik!

If it ain't broken - break it... Then - fix it...

---

"H3nrik V!" <vernerbo@DO_NOT_SPAM_MY_hotmail.com> wrote in message
news:b1pcts$g01$1@sunsite.dk

Sorry, jeg har quote-fuc*ed lidt - det var self. ikke Frank's men Jens'
spørgsmål jeg besvarede...!



--
/H3nrik V!

Hey - Intel made a P4 2.66 with a 166MHz FSB - and marked it as a 1.6 GHz...
;)

My opinion of dual channel DDR pretty much follows:
http://www.overclockers.com/tips00157/

---

H3nrik V! wrote:
>
>>>En ven og mig lagde især mærke til hvordan introen til Heroes of
>>>Might&Magic 3 kørte på hhv. en Celeron 300(@300) og en K6-2 300.
>>>På Celeron'en kørte det hele fuldstændig flydende, på K6-2'eren kunne
>>>den ikke undgå at hakke i det.
>
> Skyldes nok snarere Celly'ens noget hurtigere FPU...

Så vidt jeg kunne se, var den intro stort set kun afspilning af
mpeg2-video - har du erfaring med at det er meget afhængigt af FPU'en?

---

"Jens C. Hansen [Odense]" <greylion@gmx.net> wrote in message
news:3e405b74$0$134$edfadb0f@dtext02.news.tele.dk

>>>> En ven og mig lagde især mærke til hvordan introen til Heroes of
>>>> Might&Magic 3 kørte på hhv. en Celeron 300(@300) og en K6-2 300.
>>>> På Celeron'en kørte det hele fuldstændig flydende, på K6-2'eren
>>>> kunne den ikke undgå at hakke i det.
>>
>> Skyldes nok snarere Celly'ens noget hurtigere FPU...
>
> Så vidt jeg kunne se, var den intro stort set kun afspilning af
> mpeg2-video - har du erfaring med at det er meget afhængigt af FPU'en?

Det skal jeg ikke kunne svare på. Men en anden forskel _kan_ jo være
grafikkortet...!


--
/H3nrik V!

Hey - Intel made a P4 2.66 with a 166MHz FSB - and marked it as a 1.6 GHz...
;)

My opinion of dual channel DDR pretty much follows:
http://www.overclockers.com/tips00157/

---

H3nrik V! wrote:
>
> Det skal jeg ikke kunne svare på. Men en anden forskel _kan_ jo være
> grafikkortet...!

Det var et Matrox G400, og det havde vi begge så det var ikke forskellen.

---

On Tue, 04 Feb 2003 13:12:45 +0100, "Jens C. Hansen [Odense]"
<greylion@gmx.net> wrote:


>I Pentium og før var L2-cachen placeret på bundkortet, der var endda
>visse bundkort hvor man kunne udvide den.
>L1-cachen sidder på samme stykke silicium som coren (kaldes on-chip), og
>har gjort det længere end jeg kan huske.
>Måske var det anderledes i 286 og 8086, men det vil jeg overlade til
>historikerne..

Cache kom først med 80386 og var en option.

--
Jens

Freedom is doing what you like, happiness is liking what you do.

---

"MicJen" <jtmj@mail.dk> skrev i en meddelelse
news:3e3e8740$0$11019$edfadb0f@dread12.news.tele.dk...
> Hej!
>
> Jeg er endt i en diskussion som går på CPU'er.
>
> En person mener, at hhv. Celeron og Duron cpu'er er hhv. P2/3/4 og
TBird/XP
> processorer som er blevet kasseret i 1. omgang.
> Altså skulle Celeron og Duron være 2. klasses cpu'er.
>
> Det mener jeg ikke.
>
> Mit første argument er, at L2 cachen jo er forskellig, f. eks. er den
mindre
> på ihvert fald Celeron.
> Derud over mener jeg at f. eks. Celeron var/er særdeles OC venlige,
hvilket
> jo kunne tyde på at det var nogle gode cpu'er?!?
>
> Nå, men hvis der er nogen der ved noget ser jeg frem til et evt.
> dokumenteret svar.
>
> Mvh
> Michael

Men Intel når Intel laver CPU'er går de efter hurtigt P4, de cpu'er der så
har fejl i kernen bliver langsommere P4 (for at stabiliser dem) og hvis der
er fejl i cache bliver de til celeron (med, som du selv nævner, mindre
cache)

Det bliver Celeron på ingen måde en dårlige CPU af, da man jo betalere
mindre for den, men den er lavere sortering.

(*nu snakker jeg lige om noget jeg ved MEGET lidt om*)
Måden man fabrikere cpu'er på er at man tager en plade aluminium (kaldet en
waffer) og giver denne plade en form for behandling. behandlingen bliver
"bedst" i midten af waffer-pladen så af midten laver man Xeon, Mobile P4 og
de hurtigste P4 CPU'er.. så bevæger man sig ud af på denne waffer-plade og
laver trinvist langsommere CPU'er.
Dette er også en af grundene til at nogle processorer overclocker bedre end
andre selv om de "hedder" det samme, jo tættere på midten af waffere jo
"bedre" CPU.

Jeg prøvede at finde dokumentation, uden meget held, det er kort omtalt her:
http://www.vr-zone.com/guides/Intel/P4M/

Det bedste "bevis" jeg kunne finde på denne form for produktion var:
http://forums.designtechnica.com/showthread.php?s=6a235ee8c54c7e017fdf882034
f018d5&threadid=920&perpage=25&pagenumber=1

i denne tråd snakkes der om Radeon9500 som kan laves om til Radeon 9700, men
mange får fejl fordi der er fejl i de 4 ekstra "rendering pipelines" man
åbner.. altså Radeon9700 og Radeon9500 er sammen chip, men Radeon9500 er
skruet ned for at den skulle fungere ordentlig.

Håber det giver bare lidt mening.

Kasper

---

> Men Intel når Intel laver CPU'er går de efter hurtigt P4, de cpu'er der så
> har fejl i kernen bliver langsommere P4 (for at stabiliser dem)

Fejl og fejl... men ja, det har jeg også hørt.

> og hvis der
> er fejl i cache bliver de til celeron (med, som du selv nævner, mindre
> cache)

Det her har jeg dog ikke hørt. Er der nogle der kan be/af-kræfte det?

> (*nu snakker jeg lige om noget jeg ved MEGET lidt om*)
> Måden man fabrikere cpu'er på er at man tager en plade aluminium (kaldet
en
> waffer) og giver denne plade en form for behandling. behandlingen bliver
> "bedst" i midten af waffer-pladen så af midten laver man Xeon, Mobile P4
og
> de hurtigste P4 CPU'er.. så bevæger man sig ud af på denne waffer-plade og
> laver trinvist langsommere CPU'er.

Igen tror jeg ikke på at Xeon bare er en "god" pentium.

> Dette er også en af grundene til at nogle processorer overclocker bedre
end
> andre selv om de "hedder" det samme, jo tættere på midten af waffere jo
> "bedre" CPU.

Ja, det er rigtigt.

> Jeg prøvede at finde dokumentation, uden meget held, det er kort omtalt
her:
> http://www.vr-zone.com/guides/Intel/P4M/

Det lyder også rimeligt nok

> Det bedste "bevis" jeg kunne finde på denne form for produktion var:
>
http://forums.designtechnica.com/showthread.php?s=6a235ee8c54c7e017fdf882034
> f018d5&threadid=920&perpage=25&pagenumber=1
>
> i denne tråd snakkes der om Radeon9500 som kan laves om til Radeon 9700,
men
> mange får fejl fordi der er fejl i de 4 ekstra "rendering pipelines" man
> åbner.. altså Radeon9700 og Radeon9500 er sammen chip, men Radeon9500 er
> skruet ned for at den skulle fungere ordentlig.

Den gad jeg ikke lige at læse, men det er jo heller ikke helt det samme.

mvh Frank

---

"Frank K. Jensen" <fkj@ifa.au.dk> skrev i en meddelelse
news:b1nron$knm$1@news.net.uni-c.dk...
> > Men Intel når Intel laver CPU'er går de efter hurtigt P4, de cpu'er der
så
> > har fejl i kernen bliver langsommere P4 (for at stabiliser dem)
>
> Fejl og fejl... men ja, det har jeg også hørt.

du har ret, fejl er nok ikke det helt rigtige ord... urenheder er måske
bedre...

> > og hvis der
> > er fejl i cache bliver de til celeron (med, som du selv nævner, mindre
> > cache)
>
> Det her har jeg dog ikke hørt. Er der nogle der kan be/af-kræfte det?
>
> > (*nu snakker jeg lige om noget jeg ved MEGET lidt om*)
> > Måden man fabrikere cpu'er på er at man tager en plade aluminium (kaldet
> en
> > waffer) og giver denne plade en form for behandling. behandlingen bliver
> > "bedst" i midten af waffer-pladen så af midten laver man Xeon, Mobile P4
> og
> > de hurtigste P4 CPU'er.. så bevæger man sig ud af på denne waffer-plade
og
> > laver trinvist langsommere CPU'er.
>
> Igen tror jeg ikke på at Xeon bare er en "god" pentium.

det er den heller ikke... waferbehandlingen er bare første trin i at lave
CPU'en.. der er større forskel end bare wafferen, men jeg er som sagt ikke
vildt meget inde i hvordan det virker :)

beskrevet her:
http://www.leb.e-technik.uni-erlangen.de/lehre/mm/html/start.htm
og her : http://www.intel.com/education/makingchips/

> > Dette er også en af grundene til at nogle processorer overclocker bedre
> end
> > andre selv om de "hedder" det samme, jo tættere på midten af waffere jo
> > "bedre" CPU.
>
> Ja, det er rigtigt.
>
> > Jeg prøvede at finde dokumentation, uden meget held, det er kort omtalt
> her:
> > http://www.vr-zone.com/guides/Intel/P4M/
>
> Det lyder også rimeligt nok
>
> > Det bedste "bevis" jeg kunne finde på denne form for produktion var:
> >
>
http://forums.designtechnica.com/showthread.php?s=6a235ee8c54c7e017fdf882034
> > f018d5&threadid=920&perpage=25&pagenumber=1
> >
> > i denne tråd snakkes der om Radeon9500 som kan laves om til Radeon 9700,
> men
> > mange får fejl fordi der er fejl i de 4 ekstra "rendering pipelines" man
> > åbner.. altså Radeon9700 og Radeon9500 er sammen chip, men Radeon9500 er
> > skruet ned for at den skulle fungere ordentlig.
>
> Den gad jeg ikke lige at læse, men det er jo heller ikke helt det samme.

tjaa... det er samme produktions metode der bliver brugt, så det er næsten
det samme.

> mvh Frank
>

Kasper

---

> > > Det bedste "bevis" jeg kunne finde på denne form for produktion var:
> > >
> >
>
http://forums.designtechnica.com/showthread.php?s=6a235ee8c54c7e017fdf882034
> > > f018d5&threadid=920&perpage=25&pagenumber=1
> > >
> > > i denne tråd snakkes der om Radeon9500 som kan laves om til Radeon
9700,
> > men
> > > mange får fejl fordi der er fejl i de 4 ekstra "rendering pipelines"
man
> > > åbner.. altså Radeon9700 og Radeon9500 er sammen chip, men Radeon9500
er
> > > skruet ned for at den skulle fungere ordentlig.
> >
> > Den gad jeg ikke lige at læse, men det er jo heller ikke helt det samme.
>
> tjaa... det er samme produktions metode der bliver brugt, så det er næsten
> det samme.

Ok, nu har jeg læst det (hurtigt), og det eneste jeg lige kunne finde var en
fyr der siger:

"Since we recieved 2 identical cards, both with 3.3 infineon memory, this
makes me believe that either there are actually bad pipelines on many of
these cards, or just shorting the connection is not sufficient. Maybe I'll
try moving the resistor tommorow."

og en der svare:

"There maybe some truth in this statement. If Intel came accross a Pentium
II that would have half the cache faulty, they would sell it as a cpu with
only 128k L2. Thus the birth of the celeron. Maybe ATI is using some of the
faulty boards with only half pipelines as the 9500."

For det første mangler jeg stadig en dokumentation af at celeron faktisk er
"dårlige" pentium'er, og for det andet er dette bare en fyr som har mod'et
et kort, hvor han faktisk have fejl på i forvejen, og han har gjort det på
en anden måde end de gør andre steder (ladet modstanden sidde og bare
kortslutte to pinde i stedet for at flytte modstanden). For det tredje,
hvorfor skulle det så virke på nogle (og de overclocker dem også bagefter).
Skulle de ikke også have været solgt som 9700'er? Jeg har heller aldrig hørt
om nogle der har "slået" mere L2 cache til på deres celeron. Hvis det ret
faktisk er tilfældet et celeron er "dårlige" pentium'er, som bliver sat til
et være celeron'er efter produktionen, så skulle det jo kunne lade sig gøre,
i visse tilfælde. Jeg synes også at det er underligt at det ikke bliver
nævnt i http://www.xbitlabs.com/news/story.html?id=1041838349 som er en
opdatering af deres oprindelige artikkel.

Jeg er ikke overbevist men vil da meget gerne høre, hvis der er folk der
kan overbevise mig

mvh Frank

---

"Frank K. Jensen" <fkj@ifa.au.dk> wrote in message
news:b1oghf$5oe$1@news.net.uni-c.dk

> solgt som 9700'er? Jeg har heller aldrig hørt om nogle der har
> "slået" mere L2 cache til på deres celeron. Hvis det ret faktisk er
> tilfældet et celeron er "dårlige" pentium'er, som bliver sat til et

Jeg tror, at _hvis_ det er tilfældet, så er den dårlige cache deaktiveret
rent hardwaremæssigt, altså ved at forbindelser inde *i* selve chippen er
brændt over - jeps, det kan man faktisk godt...!



--
/H3nrik V!

Hey - Intel made a P4 2.66 with a 166MHz FSB - and marked it as a 1.6 GHz...
;)

My opinion of dual channel DDR pretty much follows:
http://www.overclockers.com/tips00157/

---

"Frank K. Jensen" <fkj@ifa.au.dk> wrote in message
news:b1nron$knm$1@news.net.uni-c.dk

>> og hvis der
>> er fejl i cache bliver de til celeron (med, som du selv nævner,
>> mindre cache)
>
> Det her har jeg dog ikke hørt. Er der nogle der kan be/af-kræfte det?

Der har verseret mange rygter om det på nettet, men intet er svjv
bekræftet...! Men det lyder sandsynligt...!



--
/H3nrik V!

Hey - Intel made a P4 2.66 with a 166MHz FSB - and marked it as a 1.6 GHz...
;)

My opinion of dual channel DDR pretty much follows:
http://www.overclockers.com/tips00157/

---

"H3nrik V!" <vernerbo@DO_NOT_SPAM_MY_hotmail.com> wrote in message
news:b1pd58$gnm$1@sunsite.dk

>>> og hvis der
>>> er fejl i cache bliver de til celeron (med, som du selv nævner,
>>> mindre cache)
>>
>> Det her har jeg dog ikke hørt. Er der nogle der kan be/af-kræfte det?
>
> Der har verseret mange rygter om det på nettet, men intet er svjv
> bekræftet...! Men det lyder sandsynligt...!

På den anden side - hvad kom først - ægget eller hønen. Da Celeron i sin tid
startede med at blive fabrikeret, var der ingen "storebror" med mere on-die
cache. Der var kun PII, med 512k ½-speed cache (også kaldet backsidebus). Da
P!!! kom, var det først uden on-die, og Celeron var derfor stadig
forskellig. Da P!!!-CuMine kom frem med 256k on-die, var Celeron så vidt jeg
husker stadig på PII basis, og kunne derfor ikke være en neddroslet P!!!.
Først da Celeron kom med 0.18u proces og SSE kan der være tale om en
neddroslet version med 128k i stedet for 256. Dog er det jo kun
gisninger...!


--
/H3nrik V!

Hey - Intel made a P4 2.66 with a 166MHz FSB - and marked it as a 1.6 GHz...
;)

My opinion of dual channel DDR pretty much follows:
http://www.overclockers.com/tips00157/

---

"Kasper Stavnsbo" <stavnsbo@worldonline.dk> wrote in message
news:3e3e90c0$0$13228$edfadb0f@dread11.news.tele.dk

> (*nu snakker jeg lige om noget jeg ved MEGET lidt om*)
> Måden man fabrikere cpu'er på er at man tager en plade aluminium
> (kaldet en waffer) og giver denne plade en form for behandling.

Hummmm... Mon ikke det snarere er silicium? ;)


--
/H3nrik!

If it ain't broken - break it... Then - fix it...